Universidad de Castilla-La Mancha
 
Escuela Superior de Ingeniería Informática

 

  cambiar a curso:   2014-15   2016-17



Trabajo Fin de Grado 2015-16
 Aceleración del codificador de vídeo usando arquitectura multicore Xeon Phi


Especialidades
Ing. de Computadores
Tecnologías de la Información


Tutor
MARTINEZ MARTINEZ, JOSE LUIS
CEBRIAN MARQUEZ, GABRIEL


Descripción y Objetivos

HEVC ha sido desarrollado por el JCT-VC para reemplazar a su predecesor, el estándar H.264/AVC. El objetivo principal de HEVC es mejorar significativamente los prestaciones de Rate-Distortion (RD) comparado con H.264/AVC para hacer posible nuevas aplicaciones, como las resoluciones mayores que las de Alta Defición (HD) (como 4K, 3840x2160 píxeles, y 8K, 7680x4320 píxeles). Con el esfuerzo colaborativo de muchos expertos, HEVC puede proveer aproximadamente el doble de compresión que los estándares hasta ahora usados manteniendo la misma calidad, a costa sin embargo de costes computacionales extremadamente superiores y hacen que las implementaciones concretas sean un tanto ineficientes si se presigue alcanzar ejecución en tiempo real. 

Afortunadamente, muchos de estos códecs, el cóodigo del codi cador puede ser paralelizado, y el auge de las arquitecturas paralelas ha hecho esta opcion muy interesante. En concreto ya no es dificil encontrar arquitectura de procesador con múltiples cores que favoren la ejecución de aplicaciones en varios hilos...pero realmente las aplicaciones están preparadas para ejecutarse de forma parelela? En este TFG se persigue la idea de diseñar un algoritmo que "rompa" esas dependecias secuenciales para permitir la ejecución paralela del codificador de vídeo HEVC y, para ir más allá, se propone usar como arquitectura parelea el nuevo co-procesador multi-hilo desarrollado por Intel, el denominado Xeon Phi. Para tal fin, podemos ayudarnos de la librería openMP que permite distribuir varios hilos entre diferentes nodos de procesamiento con el fin de reducir el proceso de codificación mientras se mantegan unas prestaciones de calidad y compresión aceptables



Metodología y Competencias

Para el desarrollo del TFG se seguirán los siguientes pasos/etapas:
- Revisión de los conceptos básicos sobre codificación de vídeo
- Revisión de los conceptos de OpenMP y de las arquitecturas Xeon Phi

- Desarrollo de un algoritmo paralelo multi-hilo sobre el codificador HEVC
- Evaluación de rendimiento 

- Escritura de la memoria



Medios a utilizar

Los medios software como son las librerías son de acceso público y los medios hardware como las máquinas donde ejecutar la aplicación se dispone de varias de ellas en el i3a, donde el alumno tendrá acceso. 



Bibliografía

[1]  ITU-T and ISO/IEC JTC 1: Advanced Video Coding for Generic Audiovisual Services. ITU-T Rec. H.264/AVC and ISO/IEC 14496-10 (including SVC extension). March 2010.

[2]  H. Schwarz, D. Marpe and T. Wiegand, “Overview of the Scalable Video Coding Extension of the H.264/AVC Standard”, IEEE Transactions on Circuits and Systems for Video Technology, vol. 17, n. 9, pp: 1103-1120, September 2007.

[3]  Bross, Benjamin. Han, Woo-Jin. Ohm, Jens-Rainer. Sullivan, Gary J. Wang, Ye-Kui. Wiegand, Thomas. “High efficiency video coding (HEVC) text specification draft 10 (for FDIS & Consent)”. JCTVC-L1003. Enero, 2013

[4] https://es.wikipedia.org/wiki/Intel_MIC

[5] https://es.wikipedia.org/wiki/OpenMP



Asignación
Pendiente de asignar





 

Sindicación  Sindicación  Sindicación  Sindicación

Curso: 2015-16
© Escuela Superior de Ingeniería Informática
Edificio Infante Don Juan Manuel
Avda. de España s/n
02071 Albacete

informatica.ab@uclm.es
aviso legal
generar código QR de la página